电路功能与优势

本电路利用低噪声、低压差(LDO)线性调节器为宽带集成PLL和 VCO供电。宽带压控振荡器(VCO)可能对电源噪声较为敏感，因此，为实现最佳性能，建议使用超低噪声调节器。 图 1所示电路使用完全集成的小数N分频PLL和VCOADF4350，它可产生 137.5 MHz至 4400 MHz范围内的频率ADF4350采用超低噪声 3.3 V ADP150调节器供电，以实现最佳LO相位噪声性能。

ADP150 LDO 的积分均方根噪声较低，仅为 9 μV（10 Hz 至100 kHz），有助于尽可能降低 VCO 相位噪声并减少 VCO 推压的影响（等效于电源抑制）。 图 2是评估板的照片，它利用ADP150 LDO为ADF4350供电。ADP150 代表业界噪声最低、封装最小、成本最低的LDO，采用 4 引脚、0.8 mm x 0.8 mm、0.4 mm间距WLCSP封装或方便的 5 引脚TSOT封装。因此，在设计中加入ADP150 对系统成本和电路板面积的影响极小，但却能显著改善相位噪声性能。

电路描述

ADF4350 是一款宽带 PLL和 VCO，包括三个独立的多频段VCO。每个 VCO 大约覆盖 700 MHz 的范围（VCO 之间有一些重叠）较低频率由输出分频器产生。 VCO推压的测量方法是将一个稳定的直流调谐电压施加于ADF4350 VTUNE引脚，然后改变电源电压，测量频率变化。推压系数(P)等于频率变化量除以电压变化量，如表 1所示。 在 PLL 系统中，如果 VCO 推压较高，则意味着电源噪声会BR>降低 VCO 的相位噪声性能；如果 VCO 推压较低，则电源噪声不会显著降低相位噪声性能。然而，对于高 VCO 推压，高噪声电源会对相位噪声性能产生较大的影响。

实验显示，推压在 4.4 GHz VCO输出频率时达到最大，因此我们比较了在该频率时采用不同调节器的VCO性能。ADF4350 的A版评估板使用ADP3334 LDO调节器。此调节器的积分均方根噪声为 27 μV（从 10 Hz积分到 100 kHz）。相比之下， EVAL-ADF4350EB1Z B版所用的ADP150只有9 μV。为了测量电源噪声的影响，借助一个窄PLL环路带宽(10 kHz)对VCO相位噪声进行更深入的探究。图 3为该设置的示意图。

欲了解关于输出噪声密度与频率关系的更详细分析，请参考ADP3334 和ADP150 的数据手册。 图 4显示， ADP3334 调节器的噪声谱密度在 100 kHz偏移时为25 nV/√Hz。ADP150 则为 100 nV/√Hz（图 5）。 电源噪声引起相位噪声性能下降的计算公式如下：

其中， L(LDO)是在频率偏移fm时调节器对VCO相位噪声的噪声贡献（dBc/Hz）；P为VCO推压系数(Hz/V)；Sfm为给定频率偏移下的噪声谱密度(V/√Hz)； fm为测量噪声谱密度所对应的频率偏移(Hz)。

然后，电源的噪声贡献与 VCO 的噪声贡献（其本身利用极低噪声电源进行测量）以 RSS 方式求和，得出采用给定调节器时 VCO 输出端的总噪声。 这些噪声以 RSS 方式求和，得出期望的 VCO 相位噪声：

本例选择 100 kHz 的噪声谱密度偏移，并使用 6 MHz/V 的推压系数，带理想电源的 VCO 噪声取值−110 dBc/Hz。

通过专用信号源分析仪（例如Rohde amp; Schwarz FSUP）来比较VCO相位噪声。在 100 kHz偏移时，ADP3334 的测量结果为−102.6 dBc/Hz（图 6）；而采用相同配置时，ADP150 的测量结果为−108.5 dBc/Hz（图 7）。积分相位噪声也从 1.95°降为 1.4°均方根值。测量结果与计算结果具有非常好的相关性，清楚表明了利用ADP150 为ADF4350 供电的优势。

常见变化

如果需要，可以增加调节器，以便在电源之间实现更好的隔离。此外，也可以利用一个 ADF150 调节器为 ADF4350 整个器件供电。不过此时应当小心，确保不要超过单个 ADP150调节器的最大额定电流。如果选择 ADF4350 的最低输出功率设置，这种配置是可行的。

[附件:利用低噪声LDO 调节器 ADP150 为ADF4350 PLL 和VCO 供电，以降低相位噪声]

关键词： 实验室电路 ADF4350 PLL VCO